

## \* NOTICES \*

JPO and NCIP1 are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

Bibliography

---

- (19) [Publication country] Japan Patent Office (JP)
- (12) [Kind of official gazette] Open patent official report (A)
- (11) [Publication No.] JP,7-290767,A
- (43) [Date of Publication] November 7, Heisei 7 (1995)
- (54) [Title of the Invention] Image processing system
- (51) [International Patent Classification (6th Edition)]

B41J 2/52  
G06T 7/00  
H04N 1/387  
// G06T 5/00

## [F]

B41J 3/00 A  
G06F 15/62 410 Z  
15/68 320 A

- [Request for Examination] Un-asking.
- [The number of claims] 17
- [Mode of Application] OL
- [Number of Pages] 18
- (21) [Application number] Japanese Patent Application No. 6-92488
- (22) [Filing date] April 28, Heisei 6 (1994)
- (71) [Applicant]
- [Identification Number] 000001007
- [Name] Canon, Inc.
- [Address] 3-30-2, Shimo-maruko, Ota-ku, Tokyo
- (72) [Inventor(s)]
- [Name] Owada \*\*
- [Address] 3-30-2, Shimo-maruko, Ota-ku, Tokyo Inside of Canon, Inc.
- (72) [Inventor(s)]
- [Name] Kimura Takeo
- [Address] 3-30-2, Shimo-maruko, Ota-ku, Tokyo Inside of Canon, Inc.
- (74) [Attorney]
- [Patent Attorney]
- [Name] Otsuka Yasunari (besides one person)

---

[Translation done.]

## \* NOTICES \*

JPO and NCIP1 are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

Epitome


---

## (57) [Abstract]

[Objects of the Invention] Image quality degradation is suppressed, and additional information is multiplexed in an image so that it may not be conspicuous.

[Elements of the Invention] Input image data is blocked per 4x4 pixels. On the other hand, the additional information inputted from the input terminal 107 is changed into a bit string, if the value of each of that bit is "0", a carrier signal with the amplitude of  $\alpha$  from the carrier-signal generator 110 will not be added to image data, but if the value of each of that bit is "1", an adder 106 will add the same carrier signal from the carrier-signal generator 110 to the image data for 1 block. Such addition is performed over the whole input image.

[Translation done.]



[Translation done.]

## \* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

## CLAIMS

## [Claim(s)]

[Claim 1] It is the image processing system which is equipped with the following and characterized by making into a small amount the amount of modulations expressed by said modulating signal according to the number of gradation which can express said image data. A 1st input means to be the image processing system which can multiplex additional information, and to input said image data into image data A 2nd input means to input said additional information A modulation means to modulate said additional information by the predetermined carrier signal An addition means to add to said image data signal by making into a unit two or more pixels of the image data into which the modulating signal modulated by said modulation means was inputted by said 1st input means

[Claim 2] The image processing system according to claim 1 characterized by having further the image formation means which outputs by performing image formation based on the output signal from said addition means.

[Claim 3] Said image formation means is an image processing system according to claim 2 characterized by including the

[Claim 4] Said modulation means is an image processing system according to claim 1 characterized by having a bit string generation means to generate the bit string showing said additional information, and the modulation control means which controls the modulation by said predetermined carrier signal according to the value of the bit generated by said bit string generation means based on the additional information inputted by said 2nd input means.

[Claim 6] Said modulation control means is an image processing system according to claim 5 characterized by having further a selection means to choose said predetermined carrier signal or the reversal signal of said predetermined carrier signal, according to the value of the bit generated by said bit string generation means.

[Claim 8] Said modulation control means is an image processing system according to claim 7 characterized by having further a selection means to choose the signal which made the amplitude of said predetermined carrier signal or said predetermined carrier signal amplify, according to the value of the bit generated by said bit string generation means.

[Claim 10] Said modulation control means is an image processing system according to claim 9 characterized by having further a selection means to choose the signal which carried out the specified quantity shift of the phase of said predetermined carrier signal or said predetermined carrier signal, according to the value of the bit generated by said bit string generation means.

[Claim 12] For that of said predetermined carrier signal or said predetermined carrier signal, said modulation control means is an image processing system according to claim 11 characterized by having further a selection means to choose another carrier signal with a different frequency according to the value of the bit generated by said bit string generation means.

[Claim 14] Said modulation control means is an image processing system according to claim 4 characterized by having a modulating-signal generation means to generate the modulating signal showing said additional information, according to a frequency modulation means to generate the frequency modulation signal corresponding to the value of the bit generated by said bit string generation means, and said frequency modulation signal and said predetermined carrier signal.

[Claim 16] Said 1st input means includes a 1st storage means to store said additional information as a bit pattern. Said modulation means A 2nd storage means to store the basic bit pattern expressing said predetermined carrier signal, According to each bit value of the bit pattern stored in said 1st storage means, a bit pattern generation means to generate a new pattern from said basic bit pattern is included. Said addition means The image processing system

[Claim 17] Said bit pattern generation means is an image processing system according to claim 16 which carries out the description of generating the specific pattern for which it does not depend on said additional information with a predetermined period.

\* NOTICES \*

1.This document has been translated by computer. So the translation may not reflect the original precisely.  
2.\*\*\*\* shows the word which can not be translated.  
3.In the drawings, any words are not translated.

## DETAILED DESCRIPTION

## [Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates other information to superposition and the image processing system outputted or transmitted about an image processing system especially at image data.

[0002]

[Description of the Prior Art] When other information was directly multiplexed on the image, the quality of the original image had deteriorated greatly using the information added by multiplexing. Human being's vision property is used as it is indicated by JP,4-294682,A in order to solve such a problem for example, and to multiplex information using the specific pattern and the specific specific color which are hard to identify is tried by human being's eye.

[0003]

[Problem(s) to be Solved by the Invention] However, in order to take out stably the information added from the record form which outputted the image which multiplexed the information in the above-mentioned conventional example, the very big amount of modulations had to be added to the subject-copy image, and since the amount of modulations added however it may be the pattern and color which are hard to recognize visually was large, image quality degradation had the problem that it was not avoided.

[0004] This invention is made in view of the above-mentioned conventional example, and it aims at offering the image processing system which suppressed image quality degradation when multiplexing other information in an image.

[0005]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, the image processing system of this invention consists of the following configurations. Namely, a 1st input means to be the image processing system which can multiplex additional information, and to input said image data into image data, A 2nd input means to input said additional information, and a modulation means to modulate said additional information by the predetermined carrier signal, Two or more pixels of the image data into which the modulating signal modulated by said modulation means was inputted by said 1st input means are made into a unit. It has an addition means to add to said image data signal, and the amount of modulations expressed by said modulating signal is equipped with the image processing system characterized by considering as a small amount according to the number of gradation which can express said image data.

[0006]

[Function] By the above configuration, input additional information is modulated by the predetermined carrier signal, and the small amount of modulations in consideration of the number of gradation which can express image data is added to the image data by making two or more pixels of input image data into a unit.

[0007]

[Example] With reference to an accompanying drawing, the suitable example of this invention is explained to a detail below.

[0008] [Explanation [ of common equipment ] ( drawing 1 )] drawing 1 is the block diagram showing the outline of the whole image processing system configuration which is the typical example of this invention. In drawing 1 , 10 is the image input section and is constituted by the interface of external instruments, such as image readers and host computers, such as an image scanner containing a CCD sensor, SV camera, and a video camera, etc. The image data inputted from the image input section 10 is supplied to the input terminals 100 and 107 of the image-processing section 11. The control unit to which, as for 12, an operator performs assignment of the output destination change of image data etc., and 13 are the output-control sections, the former chooses the output destination change of image data, and the latter chooses the output of the synchronizing signal (for example, the manual key input from a control unit or initial entry [ The ITOP signal from the output-control section which constitutes the printer engine section with the image output section etc., ] according to the image output section (printer resolution) from the image output section) of image data read-out etc. 104 shows the output terminal of the image-processing section 11. The communications department which 14 minds the image display sections, such as a display, and 15 minds a public line and LAN, and transmits and receives image data, and 16 are the image output sections, such as a laser beam printer which irradiates a laser beam, forms a latent image for example, on a photo conductor, and visible-image-izes this.

[0009] In addition, the image output section 16 may be an ink jet printer, a bubble-jet printer, a thermal transfer printer, or a dot impact printer. Moreover, the addition data of image data by which image data is inputted into an input terminal 107 from an input terminal 100 are inputted into an input terminal 100.

[0010] Hereafter, some examples about the image-processing section 11 are explained.

[0011] [1st example ( drawing 2 - drawing 3 )] drawing 2 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 1 , the picture signal processing circuit where 102 performs a predetermined image processing to the input image data from an input terminal 101, the switch whose 103 changes the signal to an output terminal 104, the blocking machine from which 105 changes the permutation of the image data from the picture signal processing circuit 102, the adder with which 106 adds the input data from the blocking machine 105 and the input data from a multiplier 109, and 108 are parallel serial conversion machines which change the addition data (parallel data) from an input terminal 107 into serial data. The multiplier with which 109 carries out the multiplication of the data from the parallel serial (P/S) transducer 108 and the data from the carrier-signal generator 110, and 110 are carrier-signal generators which generate the signal for multiplexing addition data as space spectrum on a subject-copy image. The detail of this signal is mentioned later. 111 is a rasterizer which changes the permutation of the image data from an adder 106 into the raster scan which is the original data stream.

[0012] Next, actuation of the image-processing section 11 equipped with the above configuration is explained.

[0013] (1) When not multiplexing addition data, image data is inputted into the picture signal processing circuit 102 from

an input terminal 101. In the picture signal processing circuit 102, image data is doubled with the property of printer engine (it consists of the output-control section 13 and the image output section 16), various pretreatments of color conversion etc. are performed, and it outputs to a terminal of a switch 103. Moreover, the output of the picture signal processing circuit 102 is outputted also to the blocking machine 105 at coincidence. A switch 103 has the work which controls whether addition data are added to an image, and when a switch is connected to a terminal side, it carries out the direct output of the data of the picture signal processing circuit 102 to printer engine from an output terminal 104. [0014] Printer engine forms and outputs an image from the inputted image data. Thus, when not multiplexing addition data in an image, the switch 103 is always connected to a terminal side.

[0015] (2) When addition data were multiplexed in an image, as it mentioned above, the output of the picture signal processing circuit 102 is inputted also into the blocking machine 105 at coincidence, and the blocking machine 105 locates for it in a line and changes the permutation of the image data from the picture signal processing circuit 102, and makes it the block of predetermined size. The blocked image data is outputted to the input terminal by the side of a of an adder 106.

[0016] On the other hand, addition data are inputted as parallel data from an input terminal 107. The inputted parallel data are changed into a serial data stream by the parallel serial conversion machine 108, and are inputted into the input terminal by the side of a of a multiplier 109. The output signal from the carrier-signal generator 110 is inputted into the input terminal by the side of b of a multiplier 109, and a multiplier 109 carries out the multiplication of these two signals, and outputs them to the b side input terminal of an adder 106. Space spectrum conversion on a subject-copy image is performed by the multiplication by the multiplier 109.

[0017] In an adder 106, the image data from the blocking machine 105 and the data of the multiplication result from a multiplier 109 are added, and it outputs to a rasterizer 111. Addition data are added to a subject-copy image by this addition.

[0018] In a rasterizer 111, the permutation of the image data blocked with the blocking vessel 105 is returned in order of the original raster scan. The output of a rasterizer 111 is connected to b terminal of a switch 103, and when addition data are multiplexed, a switch 103 chooses b terminal. Consequently, the printed output of the data from a rasterizer 111 is inputted and carried out to printer engine.

[0019] The actuation which furthermore multiplexes addition data to image data with reference to drawing 3 is explained to a detail. In drawing 3, eye one measure shows 1 pixel of an image, and in case image formation is performed in a longitudinal direction by printer engine, it has taken the direction of vertical scanning for the main scanning direction of printer engine to the lengthwise direction. A main scanning direction here expresses the scanning direction of a laser beam at the time of the laser beam by which the beam width is controlled by image data scanning a photoconductor drum, if printer engine follows a laser beam method, and the direction of vertical scanning means the hand of cut of the photoconductor drum.

[0020] The blocking machine 105 has changed the permutation of input image data so that a total of 16 pixels of 4 pixels of main scanning directions and the 4 pixels of the directions of vertical scanning may become 1 block. Therefore, in an adder 106 or a multiplier 109, image data will be processed per these 4x4 pixels, and addition multiplexing of the 1 bit of this addition data will be carried out for every block.

[0021] First, the case where 1 bit of addition data with the bit value "1" is multiplexed is explained.

[0022] In this example, the carrier-signal generator 110 generates the signal (this is called carrier signal) which changes with +alpha and -alpha for every pixel, and is equivalent to a certain space spectrum on image space. In a multiplier 109, the multiplication of the output data "1" from the P/S transducer 108 is carried out to this carrier signal, and that multiplication result is inputted into an adder 106. Consequently, the output signal from an adder 106 turns into a picture signal as shown in the block 31 of drawing 3. "+alpha" adds +alpha to the value of the pixel of a subject-copy image here -- moreover, it means similarly that "-alpha" adds -alpha. a picture signal, i.e., a subject-copy image, when same processing is performed to 1 bit of addition data with the bit value "0", as shown in the block 32 of drawing 3 -- it remains as it is -- it will be outputted from \*\*\*\*\* 106. Such addition processing will be performed over the whole surface of an input image, consequently additional information will be periodically multiplexed on an image in a main scanning direction or/, and the direction of vertical scanning.

[0023] this \*\* whose this invention is not what is limited to this here although 1 block explained the 4x4-pixel configuration -- it is needless to say. Of course, it is possible to fluctuate the number of pixels per block. However, since the field (pixel number) expressing 1 bit will become small although more data can be multiplexed if the number of pixels per block is lessened, if the front face of a printed output gets damaged or becomes dirty, it becomes difficult for the data to be spoiled and to decrypt the multiplexed signal stably. Moreover, although it becomes possible to decrypt stably the signal multiplexed when the number of pixels per block was conversely made [ many ], the addable amount of data decreases. Therefore, it is required to take the pixel configuration which maintained balance in consideration of both advantage and demerit.

[0024] Furthermore, the value of \*\*alpha can press down the nature degradation of fractionation, although stability will fall, if the stability when decoding if it enlarges makes it small to increase and reverse. Although "\*\*alpha" is a translation which serves as the amount of modulations to a subject-copy image, it cannot be overemphasized that a value with that value small enough is taken in consideration of the property of the number of gradation which can express a subject-copy image, printer engine, etc. so that image quality degradation may not become remarkable by this addition, or so that a modulating signal may not appear notably on a subject-copy image.

[0025] What is necessary is anyway, just to optimize many above-mentioned values according to the property of printer engine and human being's vision property of performing an image formation output.

[0026] Multiplexing to the image data of the addition data obtained with the multiplier 109 which was explained above does not need to input the output of a multiplier 109 into an adder 106. For example, like the modification shown in drawing 4, the output of a multiplier 109 can be inputted into a rasterizer 111, the data generated considering blocking of

image data as a premise can be changed into the data of the format whose raster scan is possible, the output can be inputted into an adder 106, and addition data can be directly multiplexed in a subject-copy image by taking the sum with image data. In this case, the blocking machine 105 can be omitted from the image-processing section, and it will \*\* to simplification of an equipment configuration.

[0027] Therefore, if this example is followed, multiplexing to the image data of addition data will become possible [ adding other information to image data ], suppressing degradation of image quality as much as possible as the whole image, since it is only that only a minute quantity of a pixel value adds the information for 1 bit of addition data to the data of two or more pixels.

[0028] [2nd example ( drawing 5 - drawing 7 )] drawing 5 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 5, the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 5, 201 is a level converter which performs the level conversion which inputs and mentions the signal from the parallel serial (P/S) transducer 108 later, and is outputted to a multiplier 109.

[0029] Hereafter, actuation characteristic of this example is explained.

[0030] A level converter 201 investigates each bit of the addition data inputted from the P/S transducer 108, outputs the signal to a multiplier 109 as it is as the value is "1", it changes the signal into "-1" as the value is "0", and it outputs it to a multiplier 109. therefore, the time of the value of addition data of the output of a multiplier 109 being "1", when a multiplier 109 inputs the same carrier signal as the 1st example from the carrier-signal generator 110 and multiplication is performed — the carrier signal from the carrier-signal generator 110 — it becomes remaining as it is, and when the value of addition data is "0", the reversal signal of the carrier signal from the carrier-signal generator 110 serves as an output.

[0031] Thus, when the signal outputted from the multiplier 109 is inputted into an adder 106 and added with the blocked image data, the output from an adder 106 comes to be shown in drawing 6. In drawing 6, it is an output in case the value of addition data is an output in case block 61 is [ the value of addition data ] "1" and block 62 is "0". It turns out that the phases of the space carrier signal by which the value of addition data was constituted from "0" and "1" by "+alpha" and "-alpha" differ as this drawing shows. In addition, the semantics of eye one measure and main scanning direction which are shown in drawing 6, and the direction of vertical scanning is the same as the 1st example.

[0032] Therefore, in the 1st example, if this example is followed, when the value of addition data is "0", to outputting a subject-copy image as it is, the phase of the carrier signal from the carrier-signal generator 110 can be changed, and can be multiplexed in a subject-copy image with the case where addition data are "1", by this example. By this, other information can be added in image data, suppressing degradation of an image as much as possible.

[0033] The technique in which the phase of the carrier signal in multiplexing to the image data of such addition data makes it change is realizable with not only the configuration shown in drawing 5 but the image-processing section of a configuration as shown in drawing 7.

[0034] Drawing 7 is the block diagram showing the configuration of the image-processing section used as the modification of the 2nd example. In drawing 7, the same reference number is given to the same component as the 1-2nd examples. Here, only a component characteristic of the modification and its actuation are explained.

[0035] In drawing 7, they are the phase converter to which 202 serves to change the phase of the carrier signal which is an output from the carrier-signal generator 110 and which changes +alpha into -alpha and specifically changes -alpha into +alpha, and the switch which 203 switches the carrier signal from the carrier-signal generator 110, and the signal from the phase converter 203 according to the addition data from the P/S converter 108, and is outputted to an adder 106. When the value of the bit of addition data is "1", a terminal is chosen, a switch 203 outputs the carrier signal from the carrier-signal generator 110 to an adder 106, when the value of the bit of addition data is "0", it chooses b terminal, and it outputs the carrier signal in which phase conversion was carried out by the phase converter 202 to an adder 106.

[0036] This came to have shown the output of an adder 106 to drawing 6 according to the value of addition data.

[0037] [3rd example] drawing 8 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 5, the same reference number is given to the same component, and the explanation is abbreviated to the 1-2nd examples having explained. In drawing 8, 301 is a carrier-signal generator which generates the carrier signal of a different period in the carrier-signal generator 110 used in the 1-2nd examples. In addition, the period of the carrier signal from the carrier-signal generator 301 is the integral multiple of that from the carrier-signal generator 110.

[0038] Hereafter, actuation characteristic of this example is explained.

[0039] Since a switch 203 chooses a terminal when the value of the bit of addition data is "1", and b terminal is chosen when the value of the bit of addition data is "0" When the value of the bit of addition data is "1", the carrier signal of the carrier-signal generator 110 is added to a subject-copy image, and on the other hand, when the bit value of addition data is "0", the carrier signal of the carrier-signal generator 301 is added to a subject-copy image.

[0040] Thus, the image data to which the carrier signal was added with the adder 106 comes to be shown in drawing 9. It turns out that the phases of the space carrier signal by which the value of addition data was constituted from "0" and "1" by "+alpha" and "-alpha" differ so that clearly from the blocks 91 and 92 of this drawing. In addition, the semantics of eye one measure and main scanning direction which are shown in drawing 9, and the direction of vertical scanning is the same as the 1st example.

[0041] Therefore, if this example is followed, addition data can be multiplexed to image data, switching the carrier signal with the value of addition data using two carrier signals from which a period differs. By this, other information can be added in image data, suppressing degradation of an image as much as possible.

[0042] In addition, in this example, in order to generate two carrier signals from which a period differs, although two carrier-signal generators were used, this invention is not limited by this. For example, as shown in drawing 10, two carrier signals from which a period differs using one carrier-signal generator and one counting-down circuit can be generated, the same actuation as this example can be carried out, and the same effectiveness can be acquired.



[0043] Drawing 10 is the block diagram showing the configuration of the image-processing section used as the modification of the 3rd example. In drawing 10, the same reference number is given to the same component as the 1-3rd examples. Here, only a component characteristic of the modification and its actuation are explained.

[0044] In drawing 10, 304 is a counting-down circuit which carries out dividing of the carrier signal from the carrier-signal generator 110, and is outputted to b terminal of a switch 203. A counting-down circuit 304 outputs the carrier signal of the period which carried out the period of the carrier signal outputted from the carrier-signal generator 110  $n$  times ( $n$  is an integer).

[0045] Moreover, in this example, although spatial frequency which a carrier signal can take was set to two, this invention is not limited by this and should just be two or more. Moreover, although this example explained the case where the period of the carrier signal about horizontal scanning and vertical-scanning both directions was changed so that clearly from drawing 9, the period of only any or a uni directional may be changed.

[0046] [4th example ( drawing 11 - drawing 13 )] drawing 11 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 11, the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 11, 401 is a level converter which performs the level conversion which inputs and mentions the signal from the parallel serial (P/S) transducer 108 later, and is outputted to a multiplier 109.

[0047] Hereafter, actuation characteristic of this example is explained.

[0048] The level conversion of the level converter 401 is carried out, and it is outputted to a multiplier 109 so that each bit of the addition data inputted from the P/S transducer 108 may be investigated and the value of an output signal may become that the value is "1" with "2", and so that it may become that the value is "0" with "1" about an output signal.

[0049] therefore, the time of the output of a multiplier 109 serving as a signal with a carrier signal twice the amplitude of from the carrier-signal generator 110, when the value of addition data is "1", and the value of addition data being "0", when a multiplier 109 inputs the same carrier signal as the 1st example from the carrier-signal generator 110 and multiplication is performed — the carrier signal from the carrier-signal generator 110 — it remains as it is — it becomes \*\*\*\*\*.

[0050] Thus, when the signal outputted from the multiplier 109 is inputted into an adder 106 and added with the blocked image data, the output from an adder 106 comes to be shown in drawing 12. In drawing 12, it is an output in case the value of addition data is an output in case block 1201 is [ the value of addition data ] "0" and block 1202 is "1." It turns out that the space carrier signal with which the space carrier signal which consisted of "+alpha" and "-alpha" when the value of addition data was "0" as this drawing shows consisted of "+2alpha" and "-2alpha" when the value of addition data was "1" is added to image data. In addition, the semantics of eye one measure and main scanning direction which are shown in drawing 12, and the direction of vertical scanning is the same as the 1st example.

[0051] Therefore, in the 1st example, if this example is followed, when the value of addition data is "0", to outputting a subject-copy image as it is, according to the value of addition data, the amplitude of the carrier signal from the carrier-signal generator 110 can be changed, and it can multiplex in a subject-copy image at this example. By this, other information can be added in image data, suppressing degradation of an image as much as possible.

[0052] In addition, in this example, although the level converter and the adder realized change of the amplitude of a carrier signal, this invention is not limited by this. For example, as shown in drawing 13, the same effectiveness as this example can be acquired by switching with a switch the carrier signal and the carrier signal itself which amplified with the amplifier the carrier signal outputted from a carrier-signal generator, and was amplified according to the value of addition data.

[0053] Drawing 13 is the block diagram showing the configuration of the image-processing section used as the modification of the 4th example. In drawing 13, the same reference number is given to the same component as the 1-2nd examples. Here, only a component characteristic of the modification and its actuation are explained.

[0054] In drawing 13, 403 is amplifier which +alpha is amplified to +2alpha and makes -alpha specifically amplify the amplitude of the carrier signal outputted from the carrier-signal generator 110 twice to -2alpha.

[0055] Furthermore, in this example, although the example which amplifies the amplitude of a carrier signal twice was explained, not only binary but an  $n$  value ( $n$  is an integer) is sufficient as this invention also about the value which it is not limited by this and can be taken.

[0056] [5th example ( drawing 14 - drawing 16 )] drawing 14 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 14, the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 14, the bit width-of-face transducer which 501 inputs addition data and is outputted to the PWM modulator 503, the counting-down circuit with which 502 carries out dividing of the carrier signal from the carrier-signal generator 110, and 503 are PWM modulators which carry out the PWM modulation of the carrier signal which is an output, and by which dividing was carried out from a counting-down circuit 503 according to the output signal from the bit width-of-face transducer 501.

[0057] Hereafter, actuation characteristic of this example is explained.

[0058] About the inputted addition data, the bit width-of-face transducer 501 is changed into four steps of level signals according to the value (0, 1, 2, 3) which the 2-bit data expresses, and is outputted to the PWM modulator 503 while it adjusts bit width of face so that the signal pulse width showing the 2 bits may be equivalent to the signal width of face showing 4 pixels of the image data inputted from an input terminal 101 every 2 bits. On the other hand, a counting-down circuit 502 outputs the triangular wave signal of the period which carries out dividing of the carrier signal outputted from the carrier-signal generator 110, and is equivalent to a part for 2 bits of input addition data to the PWM modulator 503. The PWM modulator 503 inputs the level signal from the bit width-of-face transducer 501, and the triangular wave signal from a counting-down circuit 502, performs an PWM modulation, and outputs the pulse signal (the value takes 0 or 1) which reflected the value for 2 bits of every input addition data in pulse width to a multiplier 109.

[0059] A multiplier 109 carries out the multiplication of a carrier signal and the pulse signal, and outputs the output to an

adder 106. Therefore, the output signal of a multiplier 109 turns into a signal reflecting the value for 2 bits of every input addition data. That is, while the above-mentioned pulse signal expresses "0", a carrier signal is not outputted, but while the pulse signal expresses "1", a carrier signal with a value (amplitude) as shown in the 1st example is outputted.

[0060] Consequently, multiplexing in which the picture signal outputted from an adder 106 reflected the value for 2 bits of every input addition data will be performed, and a modulating signal as shown in drawing 15 will be added about each block.

[0061] Therefore, if this example is followed, according to the value for 2 bits of every addition data, the area modulation of the carrier signal from the carrier-signal generator 110 can be carried out, the field which adds a carrier signal about the image data of each block can be changed, and the information which addition data express can be multiplexed in a subject-copy image so that clearly from drawing 15. Thus, it becomes possible to add other information in image data, suppressing degradation of the multiplexed image as much as possible, since addition of addition data stops being conspicuous by multiplexing addition data to image data.

[0062] In addition, in this example, as shown in drawing 15, it constitutes from 4 pixels in a main scanning direction, and 1 block is constituted from 4 pixels a total of 16 pixels in the direction of vertical scanning, and by making the 16 pixels into a unit, although the area modulation was performed so that the value for 2 bits of every addition data could be expressed, this invention is not limited by this. For example, as shown in drawing 16, it may constitute from 6 pixels in a main scanning direction, and 1 block may be constituted from 2 pixels a total of 12 pixels in the direction of vertical scanning, and by making the 12 pixels into a unit, a carrier signal may be added so that the value for 2 bits of every addition data can be expressed and an area modulation can be performed.

[0063] What is necessary is just to set to such appearance stated in the 1st example in consideration of many properties, such as printer engine, about the approach of a 1-block configuration.

[0064] Moreover, in this example, although he is trying to output a subject-copy image as it is in being a value "0" for 2 bits of every addition data, this invention can also add a carrier signal by approach which it is not limited by this and explained in the 2-4th examples.

[0065] [6th example ( drawing 17 - drawing 18 )] drawing 17 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 17, the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 17, the bit width-of-face transducer which 601 inputs addition data and is outputted to the FSK modulator 603, the counting-down circuit with which 602 carries out dividing of the carrier signal from the carrier-signal generator 110, and 603 are the FSK modulators which carry out the FSK modulation of the carrier signal which is an output, and by which dividing was carried out from a counting-down circuit 603 according to the output signal from the bit width-of-face transducer 601.

[0066] Hereafter, actuation characteristic of this example is explained.

[0067] The signal pulse width showing the value (0 1) of each bit of the addition data inputted changes bit width of face, and outputs the bit width-of-face transducer 601 to the FSK modulator 603 so that it may be equivalent to the signal width of face showing 16 pixels of the image data inputted from an input terminal 101. On the other hand, a counting-down circuit 602 outputs the signalling frequency (f1) which carries out dividing of the carrier signal outputted from the carrier-signal generator 110, and becomes one period by part for 16 pixels of input image data, and the signalling frequency (f2) which similarly becomes two periods to the FSK modulator 603. The FSK modulator 603 inputs the signal and two signalling frequency from a counting-down circuit 602 by which bit width-of-face conversion was carried out from the bit width-of-face transducer 601, performs the FSK modulation, and outputs the signalling frequency (f1 or f2) which reflected the value for input addition data each bit of every in the frequency to a multiplier 109.

[0068] A multiplier 109 carries out the multiplication of a carrier signal and the signalling frequency, and outputs the output to an adder 106. Therefore, the output signal of a multiplier 109 turns into a signal reflecting the value for input data each bit of every. namely, each bit of input addition data -- being related -- the value -- "0" -- as [ carry out / if it becomes / on a frequency (f1) / ON/OFF of the carrier signal ] -- on the other hand -- the bit value -- "1" -- if it becomes, it will become the signal with which ON/OFF of the carrier signal is carried out on a frequency (f2).

Consequently, multiplexing to which the picture signal outputted from an adder 106 reflected the value for input addition data each bit of every in the main scanning direction every 16 pixels will be performed, and a modulating signal as shown in drawing 18 will be added about each block (1801-1803 of drawing 18).

[0069] Therefore, by multiplexing of the addition data based on this example, a carrier signal can be added to a subject-copy image on the frequency which reflected the value of addition data in the main scanning direction so that clearly from drawing 18, if this example is followed.

[0070] In addition, although the carrier signal is added to the subject-copy image at this example on the frequency which reflected the value of addition data in the main scanning direction, this invention is not limited by this and may perform [ direction / of vertical scanning ] the above multiplexing about the Lord / vertical-scanning both directions.

[0071] Moreover, what is necessary is just to set to the appearance stated in the 1st example in consideration of many properties, such as printer engine, about the approach of a 1-block configuration.

[0072] [7th example ( drawing 19 - drawing 20 )] drawing 19 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 19, the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 19, the counting-down circuit with which 701 carries out dividing of the carrier signal from the carrier-signal generator 110, and 702 are PSK modulators which carry out the PSK modulation of the carrier signal which is an output, and by which dividing was carried out from a counting-down circuit 603 according to the output signal from the P/S converter 108.

[0073] Hereafter, actuation characteristic of this example is explained.

[0074] A counting-down circuit 701 outputs the signalling frequency (f0) which carries out dividing of the carrier signal outputted from the carrier-signal generator 110, and becomes one period by part for 8 pixels of input image data to the PSK modulator 702. The PSK modulator 702 inputs the signalling frequency from the bit data and the counting-down



circuit 701 from the P/S transducer 108, performs an PSK modulation, and outputs the signalling frequency which reflected the value for input addition data each bit of every in the phase of a signal to a multiplier 109.

[0075] A multiplier 109 carries out the multiplication of a carrier signal and the signalling frequency, and outputs the output to an adder 106. Therefore, the output signal of a multiplier 109 turns into a signal reflecting the value for input data each bit of every. namely, each bit of input addition data -- being related -- the value -- "0" -- as [ carry out / if it becomes / with signalling frequency (f0) / ON/OFF of the carrier signal ] -- on the other hand -- the bit value -- "1" -- if it becomes, it will become the signal by which ON/OFF is carried out by the signal by which the carrier signal shifted 180 degrees of phases of signalling frequency (f0). Consequently, multiplexing to which the picture signal outputted from an adder 106 reflected the value for input addition data each bit of every in the main scanning direction every 8 pixels will be performed, and a modulating signal as shown in drawing 20 will be added about each block (2001-2006 of drawing 20 ).

[0076] Therefore, by multiplexing of the addition data based on this example, a carrier signal can be added to a subject-copy image with the phase which reflected the value of addition data in the main scanning direction so that clearly from drawing 20 , if this example is followed.

[0077] In addition, although the carrier signal is added to the subject-copy image at this example with the phase which reflected the value of addition data in the main scanning direction, this invention is not limited by this and may perform [ direction / of vertical scanning ] the above multiplexing about the Lord / vertical-scanning both directions.

[0078] Moreover, what is necessary is just to set to the appearance stated in the 1st example in consideration of many properties, such as printer engine, about the approach of a 1-block configuration.

[0079] [8th example ( drawing 21 - drawing 22 )] drawing 21 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 21 , the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 21 , the bit width-of-face transducer which performs transform processing which 801 inputs addition data and is shown below, and outputs the changed signal to a level converter 802, and 802 are level converters which carry out the level conversion of the output signal from the bit width-of-face transducer 801.

[0080] Hereafter, actuation characteristic of this example is explained.

[0081] The signal pulse width showing the value (0 1) of each bit of the addition data inputted changes bit width of face, and outputs the bit width-of-face transducer 801 to a level converter 802 so that it may be equivalent to the signal width of face showing 2 pixels of the image data inputted from an input terminal 101. On the other hand, about the inputted addition data by which bit width-of-face conversion was carried out, a level converter 802 is changed into four steps of level signals (1 - 1, 2, -2) according to the value (0, 1, 2, 3) which the 2-bit data expresses every 2 bits, and is outputted to a multiplier 109.

[0082] A multiplier 109 carries out the multiplication of the signal by which the level conversion was carried out to the carrier signal, and outputs the output to an adder 106. Therefore, the output signal of a multiplier 109 turns into a signal reflecting the value for 2 bits of every input addition data. namely, -- the time of the values which 2-bit data express being 0, 1, 2, and 3 -- the output signal of a multiplier 109 -- each and a carrier signal -- it becomes remaining as it is, the reversed carrier signal, a carrier signal with the twice as many amplitude as this, and the reversed carrier signal with the twice as many amplitude as this.

[0083] Consequently, multiplexing in which the picture signal outputted from an adder 106 reflected the value for 2 bits of every input addition data will be performed, and a modulating signal as shown in drawing 22 will be added about each block (2201-2206 of drawing 22 ).

[0084] Therefore, if this example is followed, the carrier signal from the carrier-signal generator 110 can be controlled to change the amplitude and phase according to the value for 2 bits of every addition data, and the information which addition data express can be multiplexed in a subject-copy image so that clearly from drawing 22 . Thus, it becomes possible to add other information in image data, suppressing degradation of the multiplexed image as much as possible, since addition of addition data stops being conspicuous by multiplexing addition data to image data.

[0085] It is not necessary to restrict to such a thing that was stated in the 1st example and that was explained by this example about the approach of a 1-block configuration that what is necessary is just to set in consideration of many properties, such as printer engine, like.

[0086] [9th example ( drawing 23 - drawing 24 )] drawing 23 is the block diagram showing the outline configuration of the image-processing section 11 according to this example. In drawing 23 , the same reference number is given to the same component, and the explanation is abbreviated to the 1st example having explained. In drawing 23 , the data bit map which memorizes temporarily the bit pattern with which 901 reflected each bit value of addition data, and 902 are modulation bit maps which memorize the bit pattern used as the basic data for modulating addition data.

[0087] Hereafter, actuation characteristic of this example is explained with reference to drawing 24 .

[0088] The bit pattern which has a specific frequency used as the modulation data for multiplexing addition data in image data is stored in the modulation bit map 902. On the other hand, the bit pattern reflecting the value is stored in a data bit map according to the value of each bit of the addition data inputted. The multiplication of such two data is carried out with a multiplier 109, and the multiplication result is outputted to an adder 106.

[0089] Therefore, if the view explained in the 1st example is applied from a multiplier 109 As shown in drawing 24 , supposing the bit pattern which serves as modulation data by 10 bit x10 bit is expressed If input addition data each bit value is "1", a bit pattern as it is will be outputted to an adder 106, and if the bit value is "0", the bit pattern with which modulation data 10 bit x10 bit all were set to "0" will be outputted to an adder 106. The output pattern reflecting the value of each bit of the addition data from a multiplier 109 can apply various approaches, such as using as an output pattern a reverse pattern if the bit value is "0", not only the approach explained here but in case a bit value is "1" for example.

[0090] Moreover, in the case of multiplexing with the image data in an adder 106, as shown in drawing 24 , the mark block (Mark Block) which has a specific pixel value in a main scanning direction and the direction of vertical scanning with a

predetermined period is added, so that detection of the addition data at the time of an image data recovery may become easy.

[0091] The information and the mark block which addition data show over the whole subject-copy image surface are multiplexed by repeating the processing explained above in a main scanning direction and the direction of vertical scanning, and performing it.

[0092] It becomes possible to add other information in image data, suppressing degradation of the multiplexed image as much as possible, since addition of addition data stops being [ like ] conspicuous by [ which were explained above ] multiplexing addition data to image data with this example.

[0093] In addition, although outputting the multiplexed image information explained the example which is printer engine in the 1st explained above - the 9th example, this invention is not limited by this and can use as an output unit the equipment which transmits [ which transmits and records ] images, such as a still video camera and various kinds VTR.

[0094] Moreover, especially as information to add, it does not limit and is good anything. For example, if it is full color printer equipment, it is the semantics which prevents forged actions, such as negotiable securities and a bill, and it is effective to add printed equipment or a date. Moreover, if it is a still video etc., the date, location, comment, etc. of the image can also be added.

[0095] In addition, this invention may be applied to the system which consists of two or more devices, and may be applied to the equipment which consists of one device. Moreover, it cannot be overemphasized that this invention can be applied also when attained by supplying a program to a system or equipment.

[0096]

[Effect of the Invention] The effectiveness that additional information can be multiplexed is in an image, without causing big image quality degradation by the addition, since two or more pixels of input image data are added for it to the image data, using as a unit the amount of small modulations which were explained above and which according to [ like ] this invention modulated input additional information by the predetermined carrier signal, and took into consideration the number of gradation which can express image data. Moreover, since the amount of addition modulations is small, the secrecy nature of additional information is high and there is also an advantage that the data which carried out multiplex to the third person are not known. By furthermore multiplexing additional information all over an image, it becomes possible from the field of the arbitration of an image to restore additional information.

---

[Translation done.]

\* NOTICES \*

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

---

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram showing the outline of the whole configuration of the image processing system which is the typical example of this invention.

[Drawing 2] It is the block diagram showing the outline configuration of the image-processing section 11 according to the 1st example.

[Drawing 3] It is drawing showing the outline of multiplexing processing of addition data in which the 1st example is followed.

[Drawing 4] It is the block diagram showing the outline configuration of the image-processing section 11 used as the modification of the 1st example.

[Drawing 5] It is the block diagram showing the outline configuration of the image-processing section 11 according to the 2nd example.

[Drawing 6] It is drawing showing the outline of multiplexing processing of addition data in which the 2nd example is followed.

[Drawing 7] It is the block diagram showing the outline configuration of the image-processing section 11 used as the modification of the 2nd example.

[Drawing 8] It is the block diagram showing the outline configuration of the image-processing section 11 according to the 3rd example.

[Drawing 9] It is drawing showing the outline of multiplexing processing of addition data in which the 3rd example is followed.

[Drawing 10] It is the block diagram showing the outline configuration of the image-processing section 11 used as the modification of the 3rd example.

[Drawing 11] It is the block diagram showing the outline configuration of the image-processing section 11 according to the 4th example.

[Drawing 12] It is drawing showing the outline of multiplexing processing of addition data in which the 4th example is followed.

[Drawing 13] It is the block diagram showing the outline configuration of the image-processing section 11 used as the modification of the 4th example.

[Drawing 14] It is drawing showing the outline configuration of the image-processing section 11 according to the 5th example.

[Drawing 15] It is drawing showing the outline of multiplexing processing of addition data in which the 5th example is followed.

[Drawing 16] It is drawing showing the outline of multiplexing processing of the addition data used as the modification of the 5th example.

[Drawing 17] It is drawing showing the outline configuration of the image-processing section 11 according to the 6th example.

[Drawing 18] It is drawing showing the outline of multiplexing processing of addition data in which the 6th example is followed.

[Drawing 19] It is drawing showing the outline configuration of the image-processing section 11 according to the 7th example.

[Drawing 20] It is drawing showing the outline of multiplexing processing of addition data in which the 7th example is followed.

[Drawing 21] It is drawing showing the outline configuration of the image-processing section 11 according to the 8th example.

[Drawing 22] It is drawing showing the outline of multiplexing processing of addition data in which the 8th example is followed.

[Drawing 23] It is drawing showing the outline configuration of the image-processing section 11 according to the 9th example.

[Drawing 24] It is drawing showing multiplexing processing of addition data in which the 9th example is followed.

[Description of Notations]

- 11 Image-Processing Section
- 13 Output-Control Section
- 16 Image Output Section
- 100 107 Input terminal
- 102 Picture Signal Processing Circuit
- 103 203 Switch
- 104 Output Terminal
- 105 Blocking Machine
- 106 Adder
- 109 Multiplier
- 110 301 Carrier-signal generator
- 111 Rasterizer
- 201, 401, 802 Level converter
- 202 Phase Converter
- 304, 502, 602, 701 Counting-down circuit
- 403 Amplifier
- 501, 601, 801 Bit width-of-face converter
- 503 PWM Modulator
- 603 FSK Modulator
- 702 PSK Modulator
- 901 Data Bit Map
- 902 Modulation Bit Map

---

[Translation done.]

**\* NOTICES \***


JPO and NCIP are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


---

**DRAWINGS**


[Drawing 1]




[Drawing 16]




[Drawing 2]




[Drawing 3]




[Drawing 4]




[Drawing 5]




[Drawing 6]




[Drawing 7]



[Drawing 8]




[Drawing 9]




[Drawing 10]







[Drawing 11]




[Drawing 12]




[Drawing 13]




[Drawing 14]




[Drawing 15]




[Drawing 17]




[Drawing 18]




[Drawing 19]




[Drawing 22]




[Drawing 20]




[Drawing 21]



[Drawing 23]



[Drawing 24]



[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-290767

(43) 公開日 平成7年(1995)11月7日

(51) Int.Cl.<sup>6</sup> 識別記号 庁内整理番号 F I 技術表示箇所  
B 4 1 J 2/52  
G 0 6 T 7/00  
H 0 4 N 1/387

B 4 1 J 3/ 00 A

G 0 6 F 15/ 62 4 1 0 Z

審査請求 未請求 請求項の数17 O L (全 18 頁) 最終頁に続く

(21) 出願番号 特願平6-92488

(22) 出願日 平成6年(1994)4月28日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 大和田 満

東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内

(72) 発明者 木村 岳男

東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内


(74) 代理人 弁理士 大塚 康德 (外1名)

(54) 【発明の名称】 画像処理装置

(57) 【要約】

【目的】 画質劣化を抑え、かつ、目立たないように付加情報を画像に多重化する。

【構成】 入力画像データを4×4画素単位にブロック化する。一方、入力端子107から入力した付加情報をビット列に変換し、その各ビットの値が“0”であれば搬送信号発生器110からの±αの振幅をもつ搬送信号を画像データに加算せず、その各ビットの値が“1”であれば加算器106は搬送信号発生器110からの同じ搬送信号を1ブロック分の画像データに加算する。このような加算は入力画像全体にわたって行なう。





## 【特許請求の範囲】

【請求項1】 画像データに付加情報を多重化可能な画像処理装置であって、

前記画像データを入力する第1入力手段と、

前記付加情報を入力する第2入力手段と、

前記付加情報を所定の搬送信号によって変調する変調手段と、

前記変調手段によって変調された変調信号を、前記第1入力手段によって入力された画像データの複数画素を単位として、前記画像データ信号に加算する加算手段とを有し、

前記変調信号によって表される変調量は前記画像データの表現可能な階調数に従って、小さな量とすることを特徴とする画像処理装置。

【請求項2】 前記加算手段からの出力信号に基づいて画像形成を行ない出力する画像形成手段をさらに有することを特徴とする請求項1に記載の画像処理装置。

【請求項3】 前記画像形成手段は、レーザビーム方式によるプリンタエンジン、或いは、インクジェット方式によるプリンタエンジンを含むことを特徴とする請求項2に記載の画像処理装置。

【請求項4】 前記変調手段は、前記第2入力手段によって入力された付加情報に基づいて、前記付加情報を表すビット列を生成するビット列生成手段と、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号による変調を制御する変調制御手段とを有することを特徴とする請求項1に記載の画像処理装置。

【請求項5】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号の反転信号を生成する反転信号生成手段を含むことを特徴とする請求項4に記載の画像処理装置。

【請求項6】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号、或いは、前記所定の搬送信号の反転信号を選択する選択手段をさらに有することを特徴とする請求項5に記載の画像処理装置。

【請求項7】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号の振幅を増幅させた信号を生成する増幅信号生成手段を含むことを特徴とする請求項4に記載の画像処理装置。

【請求項8】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号、或いは、前記所定の搬送信号の振幅を増幅させた信号を選択する選択手段をさらに有することを特徴とする請求項7に記載の画像処理装置。

【請求項9】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定

の搬送信号の位相を所定量シフトさせた信号を生成する位相シフト信号生成手段を含むことを特徴とする請求項4に記載の画像処理装置。

【請求項10】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号、或いは、前記所定の搬送信号の位相を所定量シフトさせた信号を選択する選択手段をさらに有することを特徴とする請求項9に記載の画像処理装置。

【請求項11】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号とは異なる周波数をもつ別の搬送信号を生成する2次搬送信号生成手段を含むことを特徴とする請求項4に記載の画像処理装置。

【請求項12】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に従って、前記所定の搬送信号、或いは、前記所定の搬送信号とは異なる周波数をもつ別の搬送信号を選択する選択手段をさらに有することを特徴とする請求項11に記載の画像処理装置。

【請求項13】 前記変調制御手段は、前記ビット列生成手段によって生成されるビット、複数ビットを単位として、前記複数ビットが表す値に対応するパルス信号を生成するパルス幅変調手段と、前記パルス信号と前記所定の搬送信号とに従って、前記複数ビットを単位として前記付加情報を表す変調信号を生成する変調信号生成手段とを有することを特徴とする請求項4に記載の画像処理装置。

【請求項14】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に対応する周波数変調信号を生成する周波数変調手段と、前記周波数変調信号と前記所定の搬送信号とに従って、前記付加情報を表す変調信号を生成する変調信号生成手段とを有することを特徴とする請求項4に記載の画像処理装置。

【請求項15】 前記変調制御手段は、前記ビット列生成手段によって生成されるビットの値に対応する位相変調信号を生成する位相変調手段と、前記位相変調信号と前記所定の搬送信号とに従って、前記付加情報を表す変調信号を生成する変調信号生成手段とを有することを特徴とする請求項4に記載の画像処理装置。

【請求項16】 前記第1入力手段は、前記付加情報をビットパターンとして格納する第1記憶手段を含み、前記変調手段は、前記所定の搬送信号を表現する基本ビットパターンを格納する第2記憶手段と、前記第1記憶手段に格納されたビットパターンの各ビット値に従って、前記基本ビットパターンから新たなパターンを生成するビットパターン生成手段とを含み、

前記加算手段は、前記新たなパターンを前記変調信号と

して前記画像データ信号に加算することを特徴する請求項1記載の画像処理装置。

【請求項17】 前記ビットパターン生成手段は、所定の周期で前記付加情報に依存しない特定のパターンを生成することを特徴する請求項16記載の画像処理装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は画像処理装置に関し、特に画像データに他の情報を重ね合わせ、出力または伝送する画像処理装置に関するものである。

【0002】

【従来の技術】 画像上に他の情報を直接多重化すると、多重化により付加された情報によって、元の画像の品質が大きく劣化していた。このような問題を解決するために、例えば、特開平4-294682号に開示されているように人間の視覚特性を利用し、人間の眼には識別しにくい特定のパターンや特定色を用いて情報を多重化することが試みられている。

【0003】

【発明が解決しようとする課題】 しかしながら上記従来例では、その情報を多重化した画像を出力した記録用紙から付加された情報を安定的に取り出すためには、原画像に非常に大きな変調量を加算しなければならず、いくら視覚的に認識しにくいパターンや色であっても付加される変調量が大いいため画質劣化は避けられないという問題があった。

【0004】 本発明は上記従来例に鑑みてなされたものであり、画像に他の情報を多重化したときの画質劣化を抑えた画像処理装置を提供することを目的としている。

【0005】

【課題を解決するための手段】 上記目的を達成するために本発明の画像処理装置は以下の様な構成からなる。即ち、画像データに付加情報を多重化可能な画像処理装置であって、前記画像データを入力する第1入力手段と、前記付加情報を入力する第2入力手段と、前記付加情報を所定の搬送信号によって変調する変調手段と、前記変調手段によって変調された変調信号を、前記第1入力手段によって入力された画像データの複数画素を単位として、前記画像データ信号に加算する加算手段とを有し、前記変調信号によって表される変調量は前記画像データの表現可能な階調数に従って、小さな量とすることを特徴とする画像処理装置を備える。

【0006】

【作用】 以上の構成により、入力付加情報を所定の搬送信号によって変調し、画像データの表現可能な階調数を考慮した小さな変調量を、入力画像データの複数画素を単位としてその画像データに加算する。

【0007】

【実施例】 以下添付図面を参照して本発明の好適な実施例を詳細に説明する。

【0008】 【共通装置の説明(図1)】 図1は、本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。図1において、10は画像入力部であり、CCDセンサを含むイメージスキャナ等の画像読取装置やホストコンピュータ、SVカメラ、ビデオカメラ等の外部機器のインタフェース等により構成される。画像入力部10から入力された画像データは、画像処理部11の入力端子100と107とに供給される。12はオペレータが画像データの出力先の指定等を行う操作部、13は出力制御部であり、前者は画像データの出力先の選択、後者は画像データ読み出しの同期信号(画像出力部とともにプリンタエンジン部を構成する出力制御部からのI TOP信号などや、例えば、操作部からのマニュアルキー入力により或は画像出力部からの画像出力部(プリンタ解像度)に応じた接続情報)の出力等を行う。104は画像処理部11の出力端子を示している。14はディスプレイ等の画像表示部、15は公衆回線やLANを介して画像データの送受信を行う通信部、16は例えば感光体上にレーザビームを照射して潜像を形成し、これを可視画像化するレーザビームプリンタ等の画像出力部である。

【0009】 なお、画像出力部16はインクジェットプリンタ、バブルジェットプリンタ、熱転写プリンタ、或いは、ドットプリンタ等であっても良い。また、入力端子100には画像データが、入力端子107には入力端子100から入力される画像データの付加データが入力される。

【0010】 以下、画像処理部11に関するいくつかの実施例を説明する。

【0011】 【第1実施例(図2~図3)】 図2は本実施例に従う画像処理部11の概略構成を示すブロック図である。図1において、102は入力端子101よりの入力画像データに所定の画像処理を施す画像信号処理回路、103は出力端子104への信号を切り替えるスイッチ、105は画像信号処理回路102よりの画像データの順列を変換するブロック化器、106はブロック化器105からの入力データと乗算器109からの入力データとを加算する加算器、108は入力端子107よりの付加データ(パラレルデータ)をシリアルデータに変換するパラレルシリアル変換器である。109はパラレルシリアル(P/S)変換器108からのデータと搬送信号発生器110からのデータとを乗算する乗算器、110は付加データを原画像上での空間スペクトラムとして多重化するための信号を発生する搬送信号発生器である。この信号の詳細は後述する。111は加算器106からの画像データの順列を元のデータ列であるラスタスキャンに変換するラスタライザである。

【0012】 次に、以上の構成を備える画像処理部11の動作を説明する。

【0013】 (1) 付加データを多重化しない場合

画像データは、入力端子101から画像信号処理回路102に入力される。画像信号処理回路102では、画像データをプリンタエンジン（出力制御部13と画像出力部16とで構成される）の特性に合わせて色変換等の様々な前処理を行い、スイッチ103のa端子に出力する。また、画像信号処理回路102の出力は同時にブロック化器105にも出力される。スイッチ103は付加データを画像に付加するか否かを制御する働きを持ち、スイッチをa端子側に接続した場合には画像信号処理回路102のデータをプリンタエンジンに出力端子104から直接出力する。

【0014】プリンタエンジンは、入力された画像データから画像を形成し出力する。このように、画像に付加データを多重化しない時はスイッチ103は常にa端子側に接続されている。

【0015】（2）付加データを画像に多重化する場合上述したように画像信号処理回路102の出力は同時にブロック化器105にも入力されており、ブロック化器105は画像信号処理回路102からの画像データの順列を並び変えて所定のサイズのブロックにする。そのブロック化された画像データは、加算器106のa側の入力端子に出力する。

【0016】一方、付加データは入力端子107からパラレルデータとして入力される。入力されたパラレルデータは、パラレルシリアル変換器108によってシリアルデータ列に変換され、乗算器109のa側の入力端子に入力される。乗算器109のb側の入力端子には搬送信号発生器110からの出力信号が入力されており、乗算器109はこの2つの信号を乗算し、加算器106のb側入力端子に出力する。乗算器109による乗算により原画像上での空間スペクトラム変換が行われる。

【0017】加算器106ではブロック化器105からの画像データと、乗算器109からの乗算結果のデータを加算し、ラスタライザ111に出力する。この加算により原画像に付加データが加算される。

【0018】ラスタライザ111ではブロック化器105でブロック化された画像データの順列を元のラスタスキンの順番に戻す。ラスタライザ111の出力は、スイッチ103のb端子に接続されており、付加データを多重化した時には、スイッチ103はb端子を選択する。その結果、ラスタライザ111からのデータがプリンタエンジンに入力され、プリント出力される。

【0019】さらに図3を参照して付加データを画像データに多重化する動作について詳細に説明する。図3において、1つの枠目は画像の1画素を示しており、横方向にプリンタエンジンで画像形成が行なわれる際に、プリンタエンジンの主走査方向を縦方向に副走査方向をとっている。ここでいう、主走査方向とは、例えば、プリンタエンジンがレーザビーム方式に従うものであれば、画像データによってそのビーム幅が制御されるレーザ光

が感光ドラムを走査する際の、レーザ光の走査方向を表し、副走査方向とはその感光ドラムの回転方向を言う。

【0020】ブロック化器105は主走査方向4画素、副走査方向4画素の計16画素が1ブロックとなるように入力画像データの順列を変換している。従って、加算器106や乗算器109ではこの4×4画素単位で画像データが処理され、この1ブロック毎に付加データ1ビットを付加多重化することとなる。

【0021】まず、“1”というビット値をもった付加データ1ビットを多重化する場合について説明する。

【0022】本実施例では、搬送信号発生器110が1画素ごとに $+\alpha$ 、 $-\alpha$ と変化した画像空間上のある空間スペクトラムに相当する信号（これを搬送信号という）を発生する。乗算器109では、この搬送信号にP/S変換器108からの出力データ“1”を乗算し、その乗算結果を加算器106に入力する。その結果、加算器106からの出力信号は、図3のブロック31に示すような画像信号となる。ここで“ $+\alpha$ ”は原画像の画素の値に $+\alpha$ を加算することを、また同様に“ $-\alpha$ ”は $-\alpha$ を加算することを表わしている。同様な処理が、“0”というビット値をもった付加データ1ビットに対して実行された場合には、図3のブロック32に示すような画像信号、即ち、原画像そのままが加算器106から出力されることになる。このような加算処理は、入力画像の全面にわたって行なわれ、その結果、付加情報が画像上で主走査方向或いは／及び副走査方向に周期的に多重化されることになる。

【0023】ここでは、1ブロックが4×4画素構成について説明したが、本発明がこれに限定されるものではないこのは言うまでもない。1ブロック当たりの画素数を増減することはもちろん可能である。しかしながら、1ブロック当たりの画素数を少なくするとより多くのデータを多重化することができるとは、1ビットを表現する領域（画素数）が小さくなるのでもしプリント出力の表面が傷ついたり汚れたりすると、そのデータが損なわれ、多重化された信号を安定的に復号化することが難しくなる。また、逆に1ブロック当たりの画素数を多くすると多重化された信号を安定的に復号化することが可能になるが、付加できるデータ量が少なくなる。従って、両者の長所と短所とを考慮してバランスのとれた画素構成をとることが必要である。

【0024】更に $\pm\alpha$ の値は、大きくすると復号する時の安定性が増し、逆に小さくすると安定性が低下するがその分画質劣化を押さえることができる。“ $\pm\alpha$ ”は、原画像に対して変調量となる訳であるが、この加算によって画質劣化が顕著とならないように、或いは、変調信号が原画像上に顕著に現れないように、原画像が表現可能な階調数やプリンタエンジンなどの特性を考慮して、その値は十分に小さな値がとられることは言うまでもない。

【0025】ともあれ、上述の数々の値は画像形成出力を行なうプリンタエンジンの特性と人間の視覚特性に合わせて最適化すればよい。

【0026】以上説明したような、乗算器109で得られた付加データの画像データへの多重化は、乗算器109の出力を加算器106に入力しなくとも良い。例えば、図4に示す変形例のように、乗算器109の出力をラスタライザ111に入力し、画像データのブロック化を前提として生成されたデータをラスタスキャンができる形式のデータに変換して、その出力を加算器106に入力し、画像データとの和をとることで、付加データを原画像に直接多重化することができる。この場合、画像処理部からブロック化器105を省略することができ、装置構成の簡略化に資することになる。

【0027】従って本実施例に従えば、付加データの画像データへの多重化は、複数の画素のデータに付加データ1ビット分の情報を微量の画素値だけ加算することだけなので、画像全体としては画質の劣化を極力抑えつつ、画像データに他の情報を付加することが可能となる。

【0028】〔第2実施例(図5～図7)〕図5は本実施例に従う画像処理部11の概略構成を示すブロック図である。図5において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図5において、201はパラレルシリアル(P/S)変換器108からの信号を入力し、後述するレベル変換を行なって乗算器109に出力するレベル変換器である。

【0029】以下、本実施例に特徴的な動作について説明する。

【0030】レベル変換器201は、P/S変換器108から入力される付加データの各ビットを調べ、その値が“1”であるとそのままその信号を乗算器109に出力し、その値が“0”であるとその信号を“-1”に変換して乗算器109に出力する。従って、乗算器109が搬送信号発生器110から第1実施例と同様の搬送信号を入力して乗算を行うと、乗算器109の出力は、付加データの値が“1”の時は搬送信号発生器110からの搬送信号そのままとなり、付加データの値が“0”の時は搬送信号発生器110からの搬送信号の反転信号が出力となる。

【0031】このようにして乗算器109から出力された信号が加算器106に入力され、ブロック化された画像データと加算されると、加算器106からの出力結果は、図6に示すようになる。図6において、ブロック61が付加データの値が“1”の時の出力結果、ブロック62が付加データの値が“0”の時の出力結果である。この図が示しているように、付加データの値が“0”と“1”とで“ $+\alpha$ ”と“ $-\alpha$ ”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図6

に示す1つの柵目や主走査方向と副走査方向との意味は第1実施例と同じである。

【0032】従って本実施例に従えば、第1実施例では付加データの値が“0”の場合、原画像をそのまま出力するのに対し、本実施例では搬送信号発生器110からの搬送信号の位相を付加データが“1”の場合とは変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。

10 【0033】このような付加データの画像データへの多重化における搬送信号の位相の変化させる技術は、図5に示す構成のみならず、図7に示すような構成の画像処理部によっても実現することができる。

【0034】図7は第2実施例の変形例となる画像処理部の構成を示すブロック図である。図7において、第1～2実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。

20 【0035】図7において、202は搬送信号発生器110からの出力である搬送信号の位相を変化させる働きをする、具体的には $+\alpha$ を $-\alpha$ に、 $-\alpha$ を $+\alpha$ に変換する位相変換器、203は搬送信号発生器110からの搬送信号と位相変換器203からの信号とをP/S変換器108からの付加データに従って切り換え加算器106に出力するスイッチである。スイッチ203は、付加データのビットの値が“1”の時にa端子を選択し、搬送信号発生器110からの搬送信号を加算器106に出力し、付加データのビットの値が“0”の時にb端子を選択し、位相変換器202によって位相変換された搬送信号を加算器106に出力する。

30 【0036】これによって、加算器106の出力は、付加データの値に従って、図6に示したようになる。

【0037】〔第3実施例〕図8は本実施例に従う画像処理部11の概略構成を示すブロック図である。図5において、第1～2実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図8において、301は第1～2実施例で用いた搬送信号発生器110とは異なる周期の搬送信号を発生する搬送信号発生器である。なお、搬送信号発生器301からの搬送信号の周期は搬送信号発生器110からのその整数倍である。

【0038】以下、本実施例に特徴的な動作について説明する。

40 【0039】スイッチ203は、付加データのビットの値が“1”の時にa端子を選択し、付加データのビットの値が“0”の時にb端子を選択するので、付加データのビットの値が“1”の時には搬送信号発生器110の搬送信号が原画像に加算され、一方、付加データのビット値が“0”の時は搬送信号発生器301の搬送信号が原画像に加算される。

【0040】このようにして加算器106で搬送信号が加算された画像データは、図9に示すようになる。この図のブロック91と92とから明らかなように、付加データの値が“0”と“1”とで“ $+\alpha$ ”と“ $-\alpha$ ”で構成された空間キャリア信号の位相が異なっていることがわかる。なお、図9に示す1つの柵目や主走査方向と副走査方向との意味は第1実施例と同じである。

【0041】従って本実施例に従えば、周期の異なる2つの搬送信号を用いて付加データの値によってその搬送信号を切り換えながら、付加データを画像データに多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。

【0042】なお本実施例では周期の異なる2つの搬送信号を生成するために、2つの搬送信号発生器を用いたが本発明はこれによって限定されるものではない。例えば、図10に示すように、1つの搬送信号発生器と1つの分周器とを用いて周期の異なる2つの搬送信号を生成し本実施例と同じような動作をさせ、同様な効果を得ることができる。

【0043】図10は第3実施例の変形例となる画像処理部の構成を示すブロック図である。図10において、第1～3実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。

【0044】図10において、304は搬送信号発生器110からの搬送信号を分周スイッチ203のb端子に出力する分周器である。分周器304は搬送信号発生器110から出力される搬送信号の周期をn倍（nは整数）した周期の搬送信号を出力する。

【0045】また、本実施例では搬送信号の取りえる空間周波数を2つとしたが本発明はこれによって限定されるものではなく、2以上であればよい。また、本実施例では図9から明らかなように、主走査、副走査両方向についての搬送信号の周期を変化させた場合について説明したが、いずれか片方向のみの周期を変化させてもよい。

【0046】〔第4実施例（図11～図13）〕図11は本実施例に従う画像処理部11の概略構成を示すブロック図である。図11において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図11において、401はパラレルシリアル（P/S）変換器108からの信号を入力し、後述するレベル変換を行なって乗算器109に出力するレベル変換器である。

【0047】以下、本実施例に特徴的な動作について説明する。

【0048】レベル変換器401は、P/S変換器108から入力される付加データの各ビットを調べ、その値が“1”であると出力信号の値が“2”となるように、

また、その値が“0”であると出力信号を“1”となるようにレベル変換して乗算器109に出力する。

【0049】従って、乗算器109が搬送信号発生器110から第1実施例と同様の搬送信号を入力して乗算を行うと、乗算器109の出力は、付加データの値が“1”の時は搬送信号発生器110からの搬送信号の2倍の振幅をもつ信号となり、付加データの値が“0”の時は搬送信号発生器110からの搬送信号そのままの出力となる。

【0050】このようにして乗算器109から出力された信号が加算器106に入力され、ブロック化された画像データと加算されると、加算器106からの出力結果は、図12に示すようになる。図12において、ブロック1201が付加データの値が“0”の時の出力結果、ブロック1202が付加データの値が“1”の時の出力結果である。この図が示しているように、付加データの値が“0”のときには“ $+\alpha$ ”と“ $-\alpha$ ”で構成された空間キャリア信号が、付加データの値が“1”のときには“ $+2\alpha$ ”と“ $-2\alpha$ ”で構成された空間キャリア信号が画像データに加算されていることがわかる。なお、図12に示す1つの柵目や主走査方向と副走査方向との意味は第1実施例と同じである。

【0051】従って本実施例に従えば、第1実施例では付加データの値が“0”の場合、原画像をそのまま出力するのに対し、本実施例では付加データの値に従って搬送信号発生器110からの搬送信号の振幅を変化させて原画像に多重化することができる。これによって、画像の劣化を極力抑えながら、画像データ内に他の情報を付加することができる。

【0052】なお、本実施例では搬送信号の振幅の変化は、レベル変換器と加算器とによって実現したが本発明はこれによって限定されるものではない。例えば、図13に示すように、搬送信号発生器から出力される搬送信号を増幅器によって増幅し、付加データの値に従って増幅された搬送信号と搬送信号そのものをスイッチで切り換えることによって、本実施例と同様の効果を得ることができる。

【0053】図13は第4実施例の変形例となる画像処理部の構成を示すブロック図である。図13において、第1～2実施例と同じ構成要素には同じ参照番号を付してある。ここでは、その変形例に特徴的な構成要素とその動作についてのみ説明する。

【0054】図13において、403は搬送信号発生器110から出力される搬送信号の振幅を2倍に、具体的には $+\alpha$ を $+2\alpha$ に、 $-\alpha$ を $-2\alpha$ に増幅させる増幅器である。

【0055】さらに本実施例では搬送信号の振幅を2倍に増幅する例について説明したが本発明はこれによって限定されるものではなく、また取り得る値についても2値に限らずn値（nは整数）でも良い。

【0056】[第5実施例(図14~図16)]図14は本実施例に従う画像処理部11の概略構成を示すブロック図である。図14において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図14において、501は付加データを入力しPWM変調器503に出力するビット幅変換器、502は搬送信号発生器110からの搬送信号を分周する分周器、503はビット幅変換器501からの出力信号に従って分周器503から出力である分周された搬送信号をPWM変調するPWM変調器である。

【0057】以下、本実施例に特徴的な動作について説明する。

【0058】ビット幅変換器501は、入力された付加データについて2ビットごとに、その2ビットを表す信号パルス幅が、入力端子101から入力される画像データの4画素分を表す信号幅に相当するようにビット幅を調整するとともに、その2ビットのデータが表す値(0、1、2、3)に従い4段階のレベル信号に変換してPWM変調器503に出力する。一方、分周器502は搬送信号発生器110から出力される搬送信号を分周して入力付加データ2ビット分に相当する周期の三角波信号をPWM変調器503に出力する。PWM変調器503は、ビット幅変換器501からのレベル信号と分周器502からの三角波信号を入力してPWM変調を行ない、入力付加データ2ビット毎の値をパルス幅に反映したパルス信号(その値は0、或いは、1をとる)を乗算器109に出力する。

【0059】乗算器109は搬送信号とパルス信号とを乗算してその出力を加算器106に出力する。従って、乗算器109の出力信号は入力付加データ2ビット毎の値を反映した信号となる。即ち、前述のパルス信号が“0”を表している間は、搬送信号は出力されず、そのパルス信号が“1”を表している間は第1実施例で示したような値(振幅)をもつ搬送信号が出力される。

【0060】その結果、加算器106から出力される画像信号は入力付加データ2ビット毎の値を反映した多重化が行なわれ、各ブロックに関して、図15に示すような変調信号が加算されることになる。

【0061】従って本実施例に従えば、図15から明らかなように、搬送信号発生器110からの搬送信号を付加データ2ビット毎の値に従って面積変調し、各ブロックの画像データに関し搬送信号を加算する領域を変化させて、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。

【0062】なお本実施例では、図15に示すように1ブロックを主走査方向に4画素、副走査方向に4画素の合計16画素で構成し、その16画素を単位として、付

加データ2ビット毎の値を表現できるように面積変調を行なったが本発明はこれによって限定されるものではない。例えば、図16に示すように1ブロックを主走査方向に6画素、副走査方向に2画素の合計12画素で構成し、その12画素を単位として、付加データ2ビット毎の値を表現できるように面積変調を行なうことができるように、搬送信号を加算しても良い。

【0063】このような1ブロックの構成の方法については第1実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。

【0064】また本実施例では、付加データ2ビット毎の値“0”である場合には原画像をそのまま出力する様にしているが本発明はこれによって限定されるものではなく第2~4実施例で説明したような方法で搬送信号を加算することもできる。

【0065】[第6実施例(図17~図18)]図17は本実施例に従う画像処理部11の概略構成を示すブロック図である。図17において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図17において、601は付加データを入力しFSK変調器603に出力するビット幅変換器、602は搬送信号発生器110からの搬送信号を分周する分周器、603はビット幅変換器601からの出力信号に従って分周器603から出力である分周された搬送信号をFSK変調するFSK変調器である。

【0066】以下、本実施例に特徴的な動作について説明する。

【0067】ビット幅変換器601は、入力される付加データの各ビットの値(0、1)を表す信号パルス幅が、入力端子101から入力される画像データの16画素分を表す信号幅に相当するようにビット幅を変換してFSK変調器603に出力する。一方、分周器602は搬送信号発生器110から出力される搬送信号を分周して入力画像データ16画素分で1周期となる周波数信号( $f_1$ )と、同じく2周期となる周波数信号( $f_2$ )をFSK変調器603に出力する。FSK変調器603は、ビット幅変換器601からのビット幅変換された信号と分周器602からの2つの周波数信号を入力してFSK変調を行ない、入力付加データ各ビット毎の値を周波数に反映した周波数信号( $f_1$ 、或いは、 $f_2$ )を乗算器109に出力する。

【0068】乗算器109は搬送信号と周波数信号とを乗算してその出力を加算器106に出力する。従って、乗算器109の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“0”ならば搬送信号が周波数( $f_1$ )でON/OFFされるような、一方、そのビット値が“1”ならば搬送信号が周波数( $f_2$ )でON/OFFされるような信号となる。その結果、加算器106から出力される画像信号は、主走査方向に16画素ご



とに入力付加データ各ビット毎の値を反映した多重化が行なわれ、各ブロック（図18の1801～1803）に関して、図18に示すような変調信号が加算されることになる。

【0069】従って本実施例に従えば図18から明らかなように、本実施例による付加データの多重化では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算することができる。

【0070】なお本実施例では、主走査方向に付加データの値を反映した周波数で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主/副走査両方向について上記のような多重化を行ってもよい。

【0071】また1ブロックの構成の方法については第1実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。

【0072】〔第7実施例（図19～図20）〕図19は本実施例に従う画像処理部11の概略構成を示すブロック図である。図19において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図19において、701は搬送信号発生器110からの搬送信号を分周する分周器、702はP/S変換器108からの出力信号に従って分周器603から出力である分周された搬送信号をPSK変調するPSK変調器である。

【0073】以下、本実施例に特徴的な動作について説明する。

【0074】分周器701は搬送信号発生器110から出力される搬送信号を分周して入力画像データ8画素分で1周期となる周波数信号（ $f_0$ ）をPSK変調器702に出力する。PSK変調器702は、P/S変換器108からのビットデータと分周器701からの周波数信号を入力してPSK変調を行ない、入力付加データ各ビット毎の値を信号の位相に反映した周波数信号を乗算器109に出力する。

【0075】乗算器109は搬送信号と周波数信号とを乗算してその出力を加算器106に出力する。従って、乗算器109の出力信号は入力データ各ビット毎の値を反映した信号となる。即ち、入力付加データの各ビットに関し、その値が“0”ならば搬送信号が周波数信号（ $f_0$ ）でON/OFFされるような、一方、そのビット値が“1”ならば搬送信号が周波数信号（ $f_0$ ）の位相を180°シフトした信号でON/OFFされるような信号となる。その結果、加算器106から出力される画像信号は、主走査方向に8画素ごとに入力付加データ各ビット毎の値を反映した多重化が行なわれ、図20に示すような変調信号が各ブロック（図20の2001～2006）に関して加算されることになる。

【0076】従って本実施例に従えば図20から明らかなように、本実施例による付加データの多重化では、主

走査方向に付加データの値を反映した位相で搬送信号を原画像に加算することができる。

【0077】なお本実施例では、主走査方向に付加データの値を反映した位相で搬送信号を原画像に加算しているが、本発明はこれによって限定されるものではなく、例えば、副走査方向について、或いは、主/副走査両方向について上記のような多重化を行ってもよい。

【0078】また1ブロックの構成の方法については第1実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよい。

【0079】〔第8実施例（図21～図22）〕図21は本実施例に従う画像処理部11の概略構成を示すブロック図である。図21において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図21において、801は付加データを入力し以下に示す変換処理を行なってその変換された信号をレベル変換器802に出力するビット幅変換器、802はビット幅変換器801からの出力信号をレベル変換するレベル変換器である。

【0080】以下、本実施例に特徴的な動作について説明する。

【0081】ビット幅変換器801は、入力される付加データの各ビットの値（0、1）を表す信号パルス幅が、入力端子101から入力される画像データの2画素分を表す信号幅に相当するようにビット幅を変換してレベル変換器802に出力する。一方、レベル変換器802は入力されたビット幅変換された付加データについて2ビットごとに、その2ビットのデータが表す値（0、1、2、3）に従い4段階のレベル信号（1、-1、2、-2）に変換して乗算器109に出力する。

【0082】乗算器109は搬送信号とレベル変換された信号とを乗算してその出力を加算器106に出力する。従って、乗算器109の出力信号は入力付加データ2ビット毎の値を反映した信号となる。即ち、2ビットのデータが表す値が0、1、2、3であるときには、乗算器109の出力信号は各々、搬送信号そのまま、反転された搬送信号、2倍の振幅をもつ搬送信号、2倍の振幅をもつ反転された搬送信号となる。

【0083】その結果、加算器106から出力される画像信号は入力付加データ2ビット毎の値を反映した多重化が行なわれ、図22に示すような変調信号が各ブロック（図22の2201～2206）に関して加算されることになる。

【0084】従って本実施例に従えば、図22から明らかなように、搬送信号発生器110からの搬送信号を付加データ2ビット毎の値に従ってその振幅や位相を変化させるように制御して、付加データが表す情報を原画像に多重化することができる。このようにして、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を

極力抑えつつ、画像データ内に他の情報を付加することが可能となる。

【0085】このような1ブロックの構成の方法については第1実施例で述べた様にプリンタエンジンなどの諸特性を考慮して定めればよく、本実施例で説明したものに限る必要はない。

【0086】[第9実施例(図23～図24)] 図23は本実施例に従う画像処理部11の概略構成を示すブロック図である。図23において、第1実施例で説明したと同様の構成要素には同じ参照番号を付し、その説明を省略する。図23において、901は付加データの各ビット値を反映したビットパターンを一時的に記憶するデータビットマップ、902は付加データを変調するための基礎データとなるビットパターンを記憶する変調ビットマップである。

【0087】以下、本実施例に特徴的な動作について、図24を参照して説明する。

【0088】変調ビットマップ902には画像データに付加データを多重化するための変調データとなる特定の周波数をもつビットパターンを格納する。一方、データビットマップには入力される付加データの各ビットの値に従って、その値を反映するビットパターンが格納される。このような2つのデータは乗算器109で乗算され、その乗算結果は加算器106に出力される。

【0089】従って、乗算器109からは、例えば、第1実施例で説明した考え方を適用すれば、図24に示すように10ビット×10ビットで変調データとなるビットパターンが表現されるとすれば、入力付加データ各ビット値が“1”であればそのままのビットパターンが加算器106に出力され、そのビット値が“0”であれば変調データ10ビット×10ビットのすべてが“0”となったビットパターンが加算器106に出力される。乗算器109からの付加データの各ビットの値を反映する出力パターンは、ここで説明した方法のみならず、例えば、そのビット値が“0”であればビット値が“1”の場合の反転パターンを出力パターンとするなど様々な方法が適用できる。

【0090】また、加算器106での画像データとの多重化の際には、画像データ復調時の付加データの検出が易しくなるように、図24に示すように、主走査方向、副走査方向に所定の周期で、特定の画素値をもつマークブロック(Mark Block)を付加する。

【0091】以上説明した処理を主走査方向、副走査方向に繰り返し行なうことにより原画像全面にわたって付加データが示す情報とマークブロックを多重化する。

【0092】以上説明した様に本実施例によっても、付加データを画像データに多重化することにより、付加データの加算が目立たなくなるので、多重化された画像の劣化を極力抑えつつ、画像データ内に他の情報を付加することが可能となる。

【0093】なお、以上説明した第1～第9実施例では、多重化した画像情報を出力するのがプリンタエンジンである例について説明したが、本発明はこれによって限定されるものではなく、例えば、スチルビデオカメラ、各種VTR等、画像を記録または伝送する装置を出力装置とすることができる。

【0094】また付加する情報としては、特に限定するものでなく何でもよい。例えば、フルカラープリンタ装置であれば、有価証券・紙幣等の偽造行為を防止する意味で、プリントした装置または日付などを付加することが有効である。また、スチルビデオ等であればその画像の日付・場所・コメント等を付加することもできる。

【0095】尚、本発明は、複数の機器から構成されるシステムに適用しても良いし、1つの機器から成る装置に適用しても良い。また、本発明は、システム或は装置にプログラムを供給することによって達成される場合にも適用できることはいうまでもない。

【0096】

【発明の効果】以上説明した様に本発明によれば、入力付加情報を所定の搬送信号によって変調し、画像データの表現可能な階調数を考慮した小さな変調量を、入力画像データの複数画素を単位としてその画像データに加算するので、その加算によって大きな画質劣化を招くことなく、画像に付加情報を多重化することができるという効果がある。また、加算変調量が小さいので、付加情報の秘匿性が高く、第三者に多重したデータを知られることがないという利点もある。さらに付加情報の多重化を画像全面に行うことにより、画像の任意の領域から付加情報を復元することが可能となる。

【図面の簡単な説明】

【図1】本発明の代表的な実施例である画像処理装置の全体構成の概要を示すブロック図である。

【図2】第1実施例に従う画像処理部11の概略構成を示すブロック図である。

【図3】第1実施例に従う付加データの多重化処理の概要を示す図である。

【図4】第1実施例の変形例となる画像処理部11の概略構成を示すブロック図である。

【図5】第2実施例に従う画像処理部11の概略構成を示すブロック図である。

【図6】第2実施例に従う付加データの多重化処理の概要を示す図である。

【図7】第2実施例の変形例となる画像処理部11の概略構成を示すブロック図である。

【図8】第3実施例に従う画像処理部11の概略構成を示すブロック図である。

【図9】第3実施例に従う付加データの多重化処理の概要を示す図である。

【図10】第3実施例の変形例となる画像処理部11の概略構成を示すブロック図である。

【図 11】第 4 実施例に従う画像処理部 11 の概略構成を示すブロック図である。

【図 12】第 4 実施例に従う付加データの多重化処理の概要を示す図である。

【図 13】第 4 実施例の変形例となる画像処理部 11 の概略構成を示すブロック図である。

【図 14】第 5 実施例に従う画像処理部 11 の概略構成を示す図である。

【図 15】第 5 実施例に従う付加データの多重化処理の概要を示す図である。

【図 16】第 5 実施例の変形例となる付加データの多重化処理の概要を示す図である。

【図 17】第 6 実施例に従う画像処理部 11 の概略構成を示す図である。

【図 18】第 6 実施例に従う付加データの多重化処理の概要を示す図である。

【図 19】第 7 実施例に従う画像処理部 11 の概略構成を示す図である。

【図 20】第 7 実施例に従う付加データの多重化処理の概要を示す図である。

【図 21】第 8 実施例に従う画像処理部 11 の概略構成を示す図である。

【図 22】第 8 実施例に従う付加データの多重化処理の概要を示す図である。


【図 23】第 9 実施例に従う画像処理部 11 の概略構成を示す図である。

【図 24】第 9 実施例に従う付加データの多重化処理を示す図である。


【符号の説明】

- 11 画像処理部
- 13 出力制御部
- 16 画像出力部
- 100、107 入力端子
- 102 画像信号処理回路
- 103、203 スイッチ
- 104 出力端子
- 105 ブロック化器
- 106 加算器
- 109 乗算器
- 110、301 搬送信号発生器
- 111 ラスタライザ
- 201、401、802 レベル変換器
- 202 位相変換器
- 304、502、602、701 分周器
- 403 増幅器
- 501、601、801 ビット幅変換器
- 503 PWM変調器
- 603 FSK変調器
- 702 PSK変調器
- 901 データビットマップ
- 902 変調ビットマップ


【図 1】




【図 16】




【図2】




【図3】




【図4】




【図 5】




【図 6】




【図 7】




【図8】



【図9】




【図10】







【図11】




【図12】




【図13】




【図14】




【図15】




【図17】




【図 18】




【図 19】




【図 22】




【図20】




【図21】



【図23】



【図24】



フロントページの続き

(51) Int. Cl. <sup>6</sup>

// G 0 6 T 5/00

識別記号

庁内整理番号

F I

技術表示箇所

G 0 6 F 15/68

3 2 0 A